基于FPGA的dds波行发生器Verilog代码VIVADO

名称：基于FPGA的dds波行发生器Verilog代码VIVADO  

软件：VIVADO

语言：Verilog

代码功能：DDS 波形发生器，生成正弦波。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. Testbench

5. 仿真图

部分代码展示:

`timescale 1ns / 1ps
module DDS_top(
    input sclk,//时钟
    input rst_n,//复位
    output [7:0] wave//波形
    );
    
wire [7 : 0] addra;//ROM地址    
wire [15 : 0]douta;//ROM数据
//地址累加模块
addr_ctrl i_addr_ctrl(
. sclk(sclk),//时钟
. rst_n(rst_n),//复位
. addra(addra)//ROM地址  
    );
//调用ROM IP核    
ROM_16x256 i_ROM_16x256 (
      .clka(sclk),    // input wire clka
      .addra(addra),  // input wire [7 : 0] addra
      .douta(douta)  // output wire [15 : 0] douta
    );

代码文件（付费下载）：