整点报时相关工程资源

    TAG专题
  • HDLCode整理整点报时相关Verilog、VHDL课程设计源码和仿真工程资源，覆盖Quartus、Vivado、ModelSim等常见环境，方便快速查找同类项目。
  • 含有整点报时的FPGA项目资源
电子钟整点报时 FPGA 设计 VHDL
电子控制

电子钟整点报时 FPGA 设计 VHDL

  • 25
  • 32
数字时钟 FPGA 设计 Verilog
电子控制

数字时钟 FPGA 设计 Verilog

  • 27
  • 32
数字时钟 FPGA 设计 Verilog
电子控制

数字时钟 FPGA 设计 Verilog

  • 30
  • 32
共1页 3条

注册为本站会员，充值100得150，详情咨询客服

目前为止共有 *** 位优秀的会员加入！ 立刻加入会员