火警报警器设计Verilog代码Quartus仿真

名称：火警报警器设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

（1）拨动开关K1-K12，则对应的led红灯闪烁（闪烁频率为2-4Hz），七段数码管显示所对应的楼层1-12，例如拨动开关K6，则对应led6红灯闪烁，七段数码管显示06。当拨回开关k6后，则灯关闭，七段数码管不显示。若同时按下多个开关，则对应的led灯均闪烁，七段数码管显示最高楼层

（2）外部输入脉冲信号频率为50mhz；

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 管脚分配

6. 仿真图

整体仿真图

分频模块

分频仿真图看起来1KHz和4Hz的比例不一致，这是为了便于观察波形，将分频计数器改小了，由于分频计数器改小的比例不同导致，实际验证分频功能是对的

按键控制模块

显示模块

部分代码展示:

//显示模块
module display(
input clk_1KHz,//时钟1KHz
input [3:0] floor,//楼层
output [2:0] SEL,//数码管位选
output reg [7:0] SEG //数码管段选
);
reg  cnt=1'd0;
always@(posedge clk_1KHz)
cnt<=cnt+1'd1;//计数
reg [3:0] floor_H;
reg [3:0] floor_L;
always@(posedge clk_1KHz)
if(floor<4'd10)
begin
floor_H<=4'd0 ;//十位
floor_L<=floor;//个位
end
else if(floor==4'd11)
begin
floor_H<=4'd1 ;//十位
floor_L<=4'd1;//个位
end
else if(floor==4'd12)
begin
floor_H<=4'd1 ;//十位
floor_L<=4'd2 ;//个位
end
reg [3:0] dis_data;
always@(*)
case(cnt)
1'b0:dis_data=floor_H;//十位
1'b1:dis_data=floor_L;//个位
default:;
endcase
assign SEL=cnt;//数码管位选

代码文件（付费下载）：