1位全加器设计Verilog代码ISE仿真

名称：1位全加器设计Verilog代码ISE仿真

软件：ISE

语言：Verilog

代码功能：原理图方式设计1位全加器

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 原理图文件

3. 编译

4. Testbench

5. 仿真图

部分代码展示:

// Verilog test fixture created from schematic F:\ISE_program\adder_sch_Z215\adder_sch\full_add.sch - Sun Oct 10 16:27:50 2021
`timescale 1ns / 1ps
module full_add_full_add_sch_tb();
// Inputs
   reg Cin;
   reg A;
   reg B;
// Output
   wire CO;
   wire SO;
// Bidirs
// Instantiate the UUT
   full_add UUT (
.CO(CO), 
.SO(SO), 
.Cin(Cin), 
.A(A), 
.B(B)
   );
// Initialize Inputs
//   `ifdef auto_init
       initial begin

代码文件（付费下载）：