BPSK调制解调设计Verilog代码ISE仿真

名称：BPSK调制解调设计Verilog代码ISE仿真

软件：ISE

语言：Verilog

代码功能：

BPSK调制解调设计

1、进行BPSK调制

2、进行BPSK解调

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

BPSK调制解调设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. Testbench

5. Modelism仿真图

调制波形

调制波形qout，本地载波cos_wave以及相乘后的波形cos_mul

滤波得demodulate_a

最终解调data_out与data_in一致

部分代码展示:

`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer:
//
// Create Date:   23:03:32 05/14/2019
// Design Name:   BPSK_TOP
// Module Name:   C:/Users/Administrator/Desktop/BPSK_ISE_G007/BPSK_ISE/BPSK_tb.v
// Project Name:  BPSK_ISE
// Target Device:  
// Tool versions:  
// Description: 
//
// Verilog Test Fixture created by ISE for module: BPSK_TOP
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
////////////////////////////////////////////////////////////////////////////////
module BPSK_tb;
// Inputs
reg clk;
reg rst;
reg data_in;
// Outputs
wire data_out;
parameter delay_time=20*256;
// Instantiate the Unit Under Test (UUT)
BPSK_TOP uut (
.clk(clk), 
.rst(rst), 
.data_in(data_in), 
.data_out(data_out)
);

代码文件（付费下载）：