密码锁设计Verilog代码Quartus DE2-70开发板

名称：密码锁设计Verilog代码Quartus  DE2-70开发板

软件：Quartus

语言：Verilog

代码功能：

设计目的

(1)了解DE2-70开发板的硬件构成

(2)熟悉开发板可用资源的硬件电路;

(3)掌握EDA开发流程

(4)熟悉 QuartusⅡ开发环境

(5)掌握 Verilog基本语法

(6)熟练掌握在 Quartus I环境下进行软件仿真的方法。    

设计内容及基本要求

设计一个电子密码锁,具体要求如下

(1)基本功能

1.密码锁的初始密码为“3210°,可以通过8个拨码开关设置4位新密

2.使用4个按键分别代表0、1、2、3按键进行密码输入

3.采用4位数码管显示输入的密码,或者不显示输入的真实密码

4.采用LED灯指示密码锁状态,闪烁代表密码错误,点亮代表密码

锁打开;

(2)扩展功能    

显示密码锁的状态,成功开锁显示“OPEN”,失败显示“FAIL”。

3.撰写课程设计报告。报告内容要求如下

  设计题目、目的、内容;设计思路

  系统电路图

  各功能模块的功能、实现方法、电路图(源代码)、功能仿真图 

  开发板硬件资源使用情况;

  FPGA引脚分配表

  编程模块的源代码清单

  设计时碰到的问题及解决方法。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在 DE2-70开发板验证， DE2-70开发板如下，其他开发板可以修改管脚适配：

演示视频：

设计文档：

密码锁设计.doc

1. 工程文件

2. 程序文件

3. 管脚分配

4. 程序编译

5. RTL图

6. 仿真图

密码输入模块仿真

密码锁控制模块仿真

显示模块仿真

部分代码展示:

//密码输入模块
module mima_input(
input clk,
input rst_p,//复位
//数字输入按键
input key_0,
input key_1,
input key_2,
input key_3,
output [15:0] password//输入密码
);
reg key_0_buf1=0;
reg key_1_buf1=0;
reg key_2_buf1=0;
reg key_3_buf1=0;
reg key_0_buf2=0;
reg key_1_buf2=0;
reg key_2_buf2=0;
reg key_3_buf2=0;
wire key_0_rise;
wire key_1_rise;
wire key_2_rise;
wire key_3_rise;
//按键信号打两拍
always@(posedge clk)
begin
key_0_buf1<=key_0;
key_1_buf1<=key_1;
key_2_buf1<=key_2;
key_3_buf1<=key_3;
key_0_buf2<=key_0_buf1;
key_1_buf2<=key_1_buf1;
key_2_buf2<=key_2_buf1;
key_3_buf2<=key_3_buf1;
end

代码文件（付费下载）：