秒表电路的设计Verilog代码Quartus DE10开发板

名称：秒表电路的设计Verilog代码Quartus  DE10开发板

软件：Quartus

语言：Verilog

代码功能：

秒表电路的设计

设计并实现一台基于FGA的电子秒表。

实训要求

1、用FPGA实现电子秒表的设计

2、电子秒表具有1个按钮,当按钮第一次按下后开始计时,第二次按下后停止计时并保留本次

十时时间,第三次按下后电子秒表复位,为下一轮计时做准备

3、用8个八段数码管显示计时时间,计时范围000000999.99秒。

4、计时精度为0.01秒

5、其它功能。

三实训题目原理

电子秒表原理框图如图11所示

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在DE10开发板验证，DE10开发板如下，其他开发板可以修改管脚适配：

演示视频：

设计文档：

设计文档.doc

1.工程文件

2.程序文件

3.程序编译

4.RTL图

5.管脚分配

部分代码展示:

/分频模块，分频到1Hz
module clk_div(
input clk_50M,
output reg clk_100Hz
);
reg [31:0] div_cnt=32'd0;
always@(posedge clk_50M)
if(div_cnt==32'd500000)begin//50M分频500000得到100Hz信号
div_cnt<=32'd0;
clk_100Hz<=1;
end
else begin
div_cnt<=div_cnt+32'd1;
clk_100Hz<=0;
end
endmodule

代码文件（付费下载）：