汽车速度表设计Verilog代码Quartus仿真

名称：汽车速度表设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

速度表

1)显示汽车时速Kmh

2)车轮每转一圈,有一个传感脉冲;每个脉冲代表1m的距离

3)采样周期设为10S

4)中要求显示到小数点后2位

5)数码管显示

6)超速报警

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

6. 仿真图

整体仿真图

控制模块仿真图

速度计算模块

显示模块

超速报警模块

部分代码展示:

//速度计数模块
module speed(
input clk,//输入时钟1000Hz
input pulse,//传感器脉冲信号，每个脉冲1米
input clk_en,//输出10s使能信号
input latch,//输出锁存信号
input rst,//输出清零
output [16:0] speed_num//输出速度值。XXX.XXKM/h
);
reg [16:0] cnt=17'd0;
always@(posedge pulse or posedge rst)//传感器脉冲计数
if(rst)
cnt<=17'd0;//清零
else
cnt<=cnt+17'd1;//传感器脉冲计数
reg [16:0] cnt_lat=17'd0;//锁存计数值
always@(posedge clk)
if(latch)//输出锁存信号
cnt_lat<=cnt;//锁存计数值
//速度换算:1 米/秒(米每秒)=3.6 千米/时(千米每时)
//10s对应距离为cnt_lat米,速度为cnt_lat/10(米每秒)
//输出速度值(cnt_lat/10)*360;//取2位小数
assign speed_num=cnt_lat*36;//取2位小数
endmodule

代码文件（付费下载）：