洗衣机控制器VHDL、Verilog
洗衣机设计
软件：Quartus
语言：VHDL、Verilog（分别使用VHDL、Verilog实现，共2个工程文件）
验证使用的开发板：青创FPGA开发板（QC）
代码在文末下载
功能：
以FPGA芯片为核心，以VHDL（Verilog）语言设计一个洗衣机控制器，洗衣机的功能有洗衣、漂洗和脱水，并包含以下三种工作模式：
工作模式1：洗衣模式——普通洗（注水10秒—洗衣1分钟—排水10秒—甩干5秒—注水10秒—洗衣1分钟—排水10秒—甩干5秒—注水10秒—洗衣1分钟—排水10秒—甩干5秒）；
工作模式2：漂洗模式（注水10秒—洗衣1分钟—排水10秒）；
工作模式3：甩干模式（甩干5秒)。
要求：能使用按键选择洗衣机的工作模式，并使用数据管显示当前模式和倒计时，使用LED灯显示洗衣机的当前状态（注水、洗衣、排水、甩干）。
软件仿真，波形图仿真，管脚分配
演示视频：
设计文档（以VHDL语言工程为例）：
开发板相关资料：
代码文件（付费后可下载）：
