移动公厕控制器设计Verilog代码Quartus仿真

名称：移动公厕控制器设计Verilog代码Quartus仿真 

软件：Quartus

语言：Verilog

代码功能：

(1)基于 Quartusll软件环境下,使用 Verilog为设计语言,利用远程云端硬件实验平台完成设计

(2)设计基于FPGA的移动公厕控制器的设计,要求在景区内设立两个移动公厕A、B,用红绿、黄三种颜色共6盏灯来代表女    暂用。要求显示为A绿,B红5秒;A黄、B红10秒;A红,B绿4秒;A红,B黄8秒。用数码管倒计时显示当前时

(3)采用层次化的设计。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 管脚分配

6. 仿真文件

7. 仿真图

整体仿真图，可以看到6个灯的对应变化

数码管控制的仿真图

由于无法登录远程平台，只好手绘原理图如下：

部分代码展示:

//公厕控制
module toilet(
input clk,//1Khz
input RST,//复位按键,为1紧急状态，为0正常状态
output main_red,//A灯
output main_green,//A灯
output main_yellow,//A灯
output branch_red,//B灯
output branch_green,//B灯
output branch_yellow,//B灯
output [3:0] weixuan,//数码管位选
output [7:0] duanxian//数码管段选
);
 wire clk_1Hz;
 wire [7:0] main_green_BCD;
 wire [7:0] main_yellow_BCD;
 wire [7:0] main_red_BCD;
 wire [7:0] branch_green_BCD;
 wire [7:0] branch_yellow_BCD;
 wire [7:0] branch_red_BCD;
 wire [7:0] main_data_out;
 wire [7:0] branch_data_out;
 
wire main_red_led;//A灯
wire main_green_led;//A灯
wire main_yellow_led;//A灯
wire branch_red_led;//B灯
wire branch_green_led;//B灯
wire branch_yellow_led;//B灯
assign main_red=main_red_led;//A灯
assign main_green=main_green_led;//A灯
assign main_yellow=main_yellow_led ;//A灯
assign branch_red=branch_red_led;//B灯
assign branch_green=branch_green_led;//B灯
assign branch_yellow=branch_yellow_led ;//B灯 
//分频模块
div div100
(
. clk(clk),
. clk_out(clk_1Hz)
);
//调整时间
wire [7:0]main_green_time;
wire [7:0]main_yellow_time;
wire [7:0]branch_green_time;
wire [7:0]branch_yellow_time;
assign main_green_time=8'd59;//A绿灯59s
assign main_yellow_time=8'd10;//A黄灯时间设置为10秒
assign branch_yellow_time=8'd8;//B黄灯时间设置为8秒
assign branch_green_time=8'd49;//B绿灯49s
///////////////////////////////
reg [7:0] display_main;
reg [7:0] display_branch;

代码文件（付费下载）：