74163和74151芯片设计Verilog代码VIVADO仿真

名称：74163和74151芯片设计Verilog代码VIVADO仿真

软件：VIVADO

语言：Verilog

代码功能：

分析下图所示电路的功能,用硬件描述语言设计实现该电路，并通过仿真对设计进能验证。自选一款FPGA对设计进行逻辑综合与布局布线,得到消耗的硬件资源情况及时序结果

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 资源占用

6. Testbench

7. 功能仿真

8. 时序仿真

部分代码展示:

//74x151代码,8选1
module chip_74151(
input EN,//低电平有效
input S0,
input S1,
input S2,
input D0,
input D1,
input D2,
input D3,
input D4,
input D5,
input D6,
input D7,
output Y,
output YN
);
reg Q=0;
wire [2:0] S123;
assign S123={S2,S1,S0};//拼成3bit
always@(*)
if(EN==1)//无效
Q=0;
else//低电平有效，8选1
case(S123)
3'b000:Q=D0;
3'b001:Q=D1;
3'b010:Q=D2;
3'b011:Q=D3;
3'b100:Q=D4;
3'b101:Q=D5;
3'b110:Q=D6;
3'b111:Q=D7;
default:;
endcase
//输出
assign Y=Q;
assign YN=~Q;

代码文件（付费下载）：