进制转换电路设计Verilog代码Quartus仿真

名称：进制转换电路设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

进制转换电路设计

基本要求:对输入的4位二进制数据,能够根据外部的拨码开关来选择10进制转换、8进制转换还是16进制转换。

完成基本要求的基础上,可进一步增加功能、提高性能,如增加输入的位数。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

软件版本：quartus9.0

2. 程序文件

3. 程序编译

4. 仿真图

部分代码展示:

module binary_trans(
input [3:0] binary_2,//4位2进制输入
input [1:0] SW,//拨码开关，00输出2进制输入，01输出10进制，10输出8进制，11输出16进制
output reg [3:0] binary_h,//输出高位
output reg [3:0] binary_l//输出低位
);
wire [3:0] binary_10_h; //10进制(BCD码)--十位
wire [3:0] binary_10_l; //10进制(BCD码)--个位
wire [5:0] binary_8_h ; //8进制十位
wire [5:0] binary_8_l ; //8进制个位
wire [3:0] binary_16  ; //16进制
//十进制
reg [7:0] BCD;
always@(*)
case(binary_2)
4'b0000: BCD= 8'h00;
4'b0001: BCD= 8'h01;
4'b0010: BCD= 8'h02;
4'b0011: BCD= 8'h03;
4'b0100: BCD= 8'h04;
4'b0101: BCD= 8'h05;
4'b0110: BCD= 8'h06;
4'b0111: BCD= 8'h07;
4'b1000: BCD= 8'h08;
4'b1001: BCD= 8'h09;
4'b1010: BCD= 8'h10;
4'b1011: BCD= 8'h11;
4'b1100: BCD= 8'h12;
4'b1101: BCD= 8'h13;
4'b1110: BCD= 8'h14;
4'b1111: BCD= 8'h15;
default:;
endcase
assign binary_10_h=BCD[7:4];//10进制(BCD码)--十位
assign binary_10_l=BCD[3:0];//10进制(BCD码)--个位

代码文件（付费下载）：