输入脉冲宽度测量设计Verilog代码Quartus 睿智开发板

名称：输入脉冲宽度测量设计Verilog代码Quartus  睿智开发板

软件：Quartus

语言：Verilog

代码功能：

脉冲宽度测量电路,输出脉冲持续时间:    

(1)采用系统的M输入时钟作为测量基准;

(2)输入高电平脉冲,异步于时钟;

(3)数码管显示当前脉冲的持续时间,可复位为0;    

(4)记忆至少3个测量值,用按键回显;

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在睿智开发板验证，睿智开发板如下，其他开发板可以修改管脚适配：

演示视频：

设计文档：

设计文档.doc

1. 工程文件

Quartus9.0版本

2. 程序文件

3. 程序编译

4. RTL图

5. 仿真图

部分代码展示:

//按键消抖模块
module key_jitter(
input clkin,
input key_in,//输入
output key_value//消抖后按键高电平
);
// inner signal
reg [1:0] key_in_r;
wire pp;
reg [19:0] cnt_base;
reg key_value_r=0;
reg key_value_rd=0;
//内部信号
always@(posedge clkin)
    key_in_r<= {key_in_r[0],key_in};
// 检测有输入有没有变化
assign pp = key_in_r[0]^key_in_r[1]; 
//延迟计数器
always@(posedge clkin)
    if(pp==1'b1)
       cnt_base <= 20'd0;
    else
       cnt_base <=  cnt_base + 1;
//输出
always@(posedge clkin)
   if(cnt_base==20'hf_ffff)
        key_value_r <=  key_in_r[0];

代码文件（付费下载）：