8人抢答器设计Verilog代码Quartus仿真

名称：8人抢答器设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

8人抢答器

1、具有8个抢答按键，主持人控制复位和开始答题

2、答对加分，答错减分

3、用8个led指示8个选手抢答

4、提前抢答报警提示

5、答题超时报警调试

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

Quartus9.0版本

2. 程序文件

3. 程序编译

4. RTL图

5. 仿真图

整体仿真图

显示模块

计时模块

按键下降沿模块

抢答控制模块

分数控制模块

部分代码展示:

module qiangda_ctrl(
input clk,
input reset_n,
input start_p,
input key_1,
input key_2,
input key_3,
input key_4,
input key_5,
input key_6,
input key_7,
input key_8,
//8灯指示8个选手
output led_1,
output led_2,
output led_3,
output led_4,
output led_5,
output led_6,
output led_7,
output led_8,
output reg led_tiqian,//提前抢答报警
output reg led_overtime,//超时报警
output [4:0]state_out,//输出状态
input [7:0] time_done,//倒计时
output reg [3:0] tiqian_qiangda,//提前抢答
output reg [3:0] qiangda//正常抢答
);
parameter s_idle=5'd0;
parameter s_start=5'd1;
parameter s_timedown=5'd2;
parameter s_tiqian_1=5'd3;
parameter s_tiqian_2=5'd4;
parameter s_tiqian_3=5'd5;
parameter s_tiqian_4=5'd6;
parameter s_qianda_1=5'd7;
parameter s_qianda_2=5'd8;
parameter s_qianda_3=5'd9;
parameter s_qianda_4=5'd10;
parameter s_tiqian_5=5'd11;
parameter s_tiqian_6=5'd12;
parameter s_tiqian_7=5'd13;
parameter s_tiqian_8=5'd14;
parameter s_qianda_5=5'd15;
parameter s_qianda_6=5'd16;
parameter s_qianda_7=5'd17;
parameter s_qianda_8=5'd18;
parameter s_overtime=5'd19;
reg [4:0] state=5'd0;
reg [7:0] time_cnt=8'd20;

代码文件（付费下载）：