异步串行收发电路（串口）设计Verilog代码Quartus仿真

名称：异步串行收发电路（串口）设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

异步串行收发电路（串口）设计

1、将输入的并行数据串行输出，将接收的串行数据并行输出

2、波特率为9600bit/s

3、带有奇偶校验位

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

Quartus9.0版本

2. 程序文件

3. 程序编译

4. RTL图

5. 仿真图

整体仿真图

发送模块仿真图

接收模块仿真图

部分代码展示:

//异步串行收发电路设计
//将输入的并行数据串行输出，将接收的串行数据并行输出
//波特率为9600bit/s
//带有奇偶校验位
module UART(
input clk_1M,
input rst_p,
//串口收发
input rx,//UART_RXD
output tx,//UART_TXD
input [7:0] send_data,//输入的并行数据
input send_en,//发送使能
output [7:0] receive_data//将接收的串行数据并行输出
);
//接收模块
UART_rx i_UART_rx_module(
.clk(clk_1M),
.rst_p(rst_p),
.rs232_rx(rx),
.receive_data(receive_data)
);

代码文件（付费下载）：