洗衣机控制器设计Verilog代码ISE basys2开发板

名称：洗衣机控制器设计Verilog代码ISE  basys2开发板

软件：ISE

语言：Verilog

代码功能：

洗衣机控制器设计要求

(1)设计一个电子定时器,控制洗衣机做如下运转:定时启动→正转25S→暂停5S→反转25S→暂停

5S→如果定时未到,则回到“正转25S→暂停5S→    定时到则停止

(2)若定时到,则停机发出音响信号。

(3)用两个数码管显示洗涤的预置时间(分钟数),按倒计时方式对洗涤过程作计时显示,直到时问到停机;洗涤过程由“开始”信号开始。

(4)3只LED灯表示“正转    反转    “暂停”等3个状态。

教学提示:

(1)设计20s、10s定时电路。

(2)电路输出为“正转”、“反转”、“暂停”等3个状态。

(3)按照设计要求,用定时器的“时间到”信号启动相应的下一个定时器工作,直到整个过程结束

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在basys2开发板验证，basys2开发板如下，其他开发板可以修改管脚适配：

演示视频：

设计文档：

洗衣机设计文档.doc

1. 工程文件

2. 程序文件

3. 管脚约束

4. 程序编译

5. RTL图

整体框图

模块连接图

单模块

6. Testbench

7. 仿真图

7.1 整体仿真图

7.2 key_debounce模块

7.3 state_ctrl模块

7.4 Smg_display模块

部分代码展示:

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    21:33:01 09/22/2019 
// Design Name: 
// Module Name:    wash_machine_ctrl 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module wash_machine_ctrl(
    input clk_50M,
    input reset_p,
    input add_key,//加键
    input sub_key,//减键
    input start_key,//启动键
 output  led_1,//正转
 output  led_2,//反转
 output  led_3,//暂停
output finish_washing,//洗涤完成指示信号
output [3:0] weixuan,//位选,高电平亮
output [7:0] duanxian//段选,高电平亮 
);
wire add_key_en;
wire sub_key_en;
wire start_key_en;
wire [3:0] minute_ten;
wire [3:0] minute_one;   
//加按键消抖
key_debounce add_key_debounce(
     . clkin(clk_50M),    
     . key_in(add_key),//输入
  . key_posedge(add_key_en)//消抖后按键上升沿
);
//减按键消抖
key_debounce sub_key_debounce(
     . clkin(clk_50M),    
     . key_in(sub_key),//输入
  . key_posedge(sub_key_en)//消抖后按键上升沿
);

代码文件（付费下载）：