定时存储功能数字钟设计Verilog代码ISE spartant3实验板

名称：定时存储功能数字钟设计Verilog代码ISE  spartant3实验板

软件：ISE

语言：Verilog

代码功能：

实现功能:

24小时循环计时,初始化按钮,使能按钮,小时与分钟两个校准按钮,时间点设定功能,在设定的时间段内输出高电平

1.24小时循环计时,精确到分钟,数码管显示,两位小时,两位分钟

2.具有初始化,初始化后到00.003使能按钮:负责暂停与开始

4.校准按钮:可以在暂停以后对小时与分钟调动,00-5900-24

4.具有时间点设定存储功能,可以存储两个时间点(存储功能实现:可以在初始化后,用两个按钮分别手动设定小时和分钟,并保存)

5在设定的两个时间结点内可以在提示信号处输出高电平,其余时间输出低电平

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在spartant3实验板验证，spartant3实验板如下，其他开发板可以修改管脚适配：

演示视频：

设计文档：

设计文档.doc

1、工程文件

2、程序文件

3、程序编译

4、RTL图

5、管脚分配

部分代码展示:

module Digital_clock(
input clk,//33.33M
input key_0,//模式设置按键--//当前模式，4'd0:计时，4'd1：设置时间1，4'd2:设置时间2
input key_1,//设置修改
input key_2,//修改确认
input key_3,//修改时分秒
output led_out,
output ctrl_out,
output [3:0] led_mode,//led显示当前模式
output [5:0] bit_select,//数码管位选
output [7:0] seg_select//数码管段选
);
wire [3:0] state_mode;////当前模式，4'd0:计时，4'd1：设置时间1，4'd2:设置时间2
wire [7:0] hour_time;//时
wire [7:0] minute_time;//分
wire [7:0] second_time;//秒
wire [7:0] set_hour_time1;//
wire [7:0] set_minute_time1;//
wire [7:0] set_second_time1;//
wire [7:0] set_hour_time2;//
wire [7:0] set_minute_time2;//
wire [7:0] set_second_time2;//
wire key_0_negedge;
wire key_1_negedge;
wire key_2_negedge;
wire key_3_negedge;
wire clk_1Hz;
//分频到1Hz
fenping fenping_Hz(
. clk(clk),
. clk_1Hz(clk_1Hz)
);
//按键消抖模块
key_jitter key_0_jitter(
. clkin(clk),     
. key_in(key_0),
. key_posedge(),
. key_negedge(key_0_negedge),
. key_value()
);
//按键消抖模块
key_jitter key_1_jitter(
. clkin(clk),     
. key_in(key_1),
. key_posedge(),
. key_negedge(key_1_negedge),
. key_value()
);
//按键消抖模块
key_jitter key_2_jitter(
. clkin(clk),     
. key_in(key_2),
. key_posedge(),
. key_negedge(key_2_negedge),
. key_value()
);
//按键消抖模块
key_jitter key_3_jitter(
. clkin(clk),     
. key_in(key_3),
. key_posedge(),
. key_negedge(key_3_negedge),
. key_value()
);
//设置模式
set_mode i_set_mode(
. clk(clk),
. set_mode_key(key_0_negedge),
. led_mode(led_mode),//led显示当前模式
. state_mode(state_mode)////当前模式，4'd0:计时，4'd1：设置时间1，4'd2:设置时间2
);
//计时
jishi i_jishi(
. clk(clk),
. clk_1Hz(clk_1Hz),
. state_mode(state_mode),////当前模式，4'd0:计时，4'd1：设置时间1，4'd2:设置时间2
. set_time_key(key_1_negedge),//设置时间
. confirm_key(key_2_negedge),//确认
. change_time_key(key_3_negedge),//设置时分秒
. hour_time(hour_time),//时
. minute_time(minute_time),//分
. second_time(second_time)//秒
);

代码文件（付费下载）：