出租车计费器控制电路设计VHDL代码Quartus AX301开发板

名称：出租车计费器控制电路设计VHDL代码Quartus  AX301开发板

软件：Quartus

语言：VHDL

代码功能：

CPLD为复杂可编程逻辑器件，通过EDA技术对其进行编程，可将一个较复杂的数字系统集成于一个芯片中，制成专用集成电路芯片，并可随时在系统修改其逻辑功能。并最终完成电路的编程调试。具体要求如下：

1. 实现计费功能，计费标准为：按行驶里程计费，起步价为7元，并在车行3Km后按2元/Km计费，当计费器达到或超过20元时，每公里加收50％的车费，车停止不计费。

2. 现场模拟功能：能模拟汽车起动、停止、暂停以及加速等状态。

3. 用BCD码将车费和路程显示出来。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在AX301开发板验证，AX301开发板如下，其他开发板可以修改管脚适配：

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 编译

4. RTL图

5. Testbench

6. 仿真图

部分代码展示:

LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   USE ieee.std_logic_unsigned.all;
--数码管显示模块
ENTITY segment_ctrl IS
   PORT (
      clk            : IN STD_LOGIC;--时钟
      
      Kmmoney_L    : IN STD_LOGIC_VECTOR(3 DOWNTO 0);----金额十分位，合计费用 HML=xxx （BCD码显示）
      Kmmoney_M    : IN STD_LOGIC_VECTOR(3 DOWNTO 0);--金额个位
      Kmmoney_H    : IN STD_LOGIC_VECTOR(3 DOWNTO 0);--金额十位
      --总路程，里程范围为HL=0~99（BCD码显示）
      Kmcount_H    : IN STD_LOGIC_VECTOR(3 DOWNTO 0);--里程十位
      Kmcount_L    : IN STD_LOGIC_VECTOR(3 DOWNTO 0);--里程个位
      
      bit_select     : OUT STD_LOGIC_VECTOR(5 DOWNTO 0);--数码管位选
      seg_select     : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)--数码管段选
   );
END segment_ctrl;
ARCHITECTURE trans OF segment_ctrl IS
   
   SIGNAL display_num : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0000";
   
   SIGNAL select_bit  : STD_LOGIC_VECTOR(15 DOWNTO 0) := "0000000000000000";
   SIGNAL geshu       : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
BEGIN
   
--位选--
   PROCESS (clk)
   BEGIN
      IF (clk'EVENT AND clk = '1') THEN
         
         IF (select_bit = "1111111111111111") THEN--扫描频率
            select_bit <= "0000000000000000";
         ELSE
            select_bit <= select_bit + "0000000000000001";--扫描频率计时数字
         END IF;
      END IF;
   END PROCESS;

代码文件（付费下载）：