洗衣机控制器设计VHDL代码Quartus仿真

名称：洗衣机控制器设计VHDL代码Quartus仿真

软件：Quartus

语言：VHDL

代码功能：

洗衣机控制器
1.洗衣机控制器可以驱动洗衣机进行洗涤、漂洗和供干;并能点亮相应功能指示灯，洗涤30分钟,漂洗10分钟，烘干15分钟，全部流程完成后报警提示
2.洗衣机可实现自清洗功能，自清洗模式与正常模式分开，并有自洗指示灯
3.计时显示用两位数码管显示

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1.工程文件

2.程序文件

3.程序编译

4.RTL图

5.仿真图

整体仿真图

控制模块

电机控制模块

显示模块

部分代码展示:

LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   USE ieee.std_logic_unsigned.all;
-- 1.洗衣机控制器可以驱动洗衣机进行洗涤、漂洗和供干;并能点亮相应功能指示灯，洗涤30分钟 ，漂洗10分钟，烘干15分钟，全部流程完成后报警提示
-- 2.洗衣机可实现自清洗功能，自清洗模式与正常模式分开，并有自洗指示灯
-- 3.计时显示用两位数码管显示数字
--控制模块
ENTITY wash_ctrl IS
   PORT (
      clk            : IN STD_LOGIC;
      start_key      : IN STD_LOGIC;--启动按键
      self_wash_key  : IN STD_LOGIC;--自清洗按键
      self_wash_led  : OUT STD_LOGIC;--自清洗led
      bell           : OUT STD_LOGIC;--报警提示
      mode_led       : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--模式功能指示灯
      minute_ten     : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--分钟十位
      minute_one     : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--分钟个位  
second         : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)--秒钟
   );
END wash_ctrl;
ARCHITECTURE behave OF wash_ctrl IS
     
   TYPE State_type IS (s_idle,s_self_wash,s_start,s_washing,s_rinsing,s_drying,s_end);  -- 定义状态
   SIGNAL State : State_Type:=s_idle;    -- 创建信号
   
   SIGNAL self_wash_cnt   : STD_LOGIC_VECTOR(11 DOWNTO 0) := "000000000000";
   SIGNAL end_cnt         : STD_LOGIC_VECTOR(11 DOWNTO 0) := "000000000000";
   
   SIGNAL minute_ten_buf      : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0101";
   SIGNAL minute_one_buf      : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0101";
   SIGNAL second_cnt      : STD_LOGIC_VECTOR(7 DOWNTO 0) := "00000000";
   
   SIGNAL selfwash_led    : STD_LOGIC := '0';
   
   SIGNAL bell_buf        : STD_LOGIC := '0';
   
   SIGNAL mode_led_buf    : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0000";
BEGIN
  minute_ten<= minute_ten_buf;
  minute_one<= minute_one_buf;
  second    <= second_cnt;
   --状态机控制

代码文件（付费下载）：