8位BCD加法器DE1-SOC开发板verilog
名称：8位BCD加法器DE1-SOC开发板verilog（代码在文末下载）
软件：Quartus II
语言：Verilog
代码功能：
课程设计题目 设计一个一位BCD加法器。使用8个拨动开关,分成两个4位组,分别表示两个 BCD输入数据;
相加结果的BCD数据用一位七段数码管显示:使用一个LED灯表示 相加结果的进位情况,LED灯亮,表示进位为1,LED灯灭,进位为0
1)课程设计报告完成情况2)程序代码的实现3)仿真结果 3)开发板演示结果4)如何改进
FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com
本代码已在DE1-SOC开发板验证，其他开发板可修改管脚适配，板子如下：
部分代码展示:
设计文档：
工程文件
程序编译
管脚分配
代码文件（付费下载）：
1、代码文件需要付费后才可见。
2、支付问题请联系微信公众号客服。
3、优质Verilog/VHDL代码资源，所见即所得。
Verilog/VHDL资源下载 » 8位BCD加法器DE1-SOC开发板verilog
2、支付问题请联系微信公众号客服。
3、优质Verilog/VHDL代码资源，所见即所得。
Verilog/VHDL资源下载 » 8位BCD加法器DE1-SOC开发板verilog
发表评论
模板文件不存在: ./template/plugins/comment/pc/index.htm