PWM宽调制电路设计verilog代码basys3开发板

名称：PWM宽调制电路设计verilog代码basys3开发板（代码在文末下载）

软件：VIVADO

语言：Verilog

代码功能：

宽调制电路设计 

(1)脉宽可调; 

(2)周期可调 

(3)完成全部流程，设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在Basys3开发板验证，开发板如下，其他开发板可以修改管脚适配：

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 管脚分配

6. Testbench

7. 仿真图

部分代码展示:

//PWM实现不同占空比的PWM输出，占空比可调
module PWM_chn(
input clk,//时钟
input reset,//复位，高电平有效
input [7:0]duty_word,//占空比控制字,0~100
output reg PWM_out//输出方波脉冲
);
//pwm周期计数器，计数100
reg [7:0] count_duty=8'd0;
always@(posedge clk or posedge reset)
if(reset)
count_duty<=8'd0;
else
if(count_duty>=8'd99)//计数0~99
count_duty<=8'd0;
else
count_duty<=count_duty+8'd1;//累加
always@(posedge clk or posedge reset)
if(reset)
PWM_out<=0;
else
if(count_duty<duty_word)//根据占空比输出
PWM_out<=1;//输出高电平
else
PWM_out<=0;//输出低电平
endmodule

代码文件（付费下载）：