Quartus流水彩灯控制器verilog代码仿真

名称：Quartus流水彩灯控制器verilog代码仿真

软件：Quartus

语言：Verilog

代码功能：

//显示方式

//先奇数灯依次灭

//再偶数灯依次灭

//再由L0到L9依次灭

//显示间隔0.5S，1S可调。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 仿真文件（VWF文件）

6. 仿真图

模块仿真

时钟频率产生模块div_clk

速度控制模块speed

彩灯花型控制模块LED_ctrl

部分代码展示:

//显示方式
//先奇数灯依次灭
//再偶数灯依次灭
//再由L0到L9依次灭
//显示间隔0.5S，1S可调。
module caideng(
input clk_in,//输入时钟2Hz--CLOCK0
input DIN,//速度档位，控制彩灯节奏
output [7:0] LED//输出8路彩灯
);
wire clk_1;//clk_1
wire clk_2;//clk_2
wire clk;
//时钟频率产生模块
div_clk i_div_clk(
. clk_in(clk_in),//输入时钟2Hz
. clk_1(clk_1),//产生时钟clk_1=1Hz
. clk_2(clk_2)//产生时钟clk_2=2Hz
);
//速度控制模块
speed i_speed(
. DIN(DIN),//速度档位，控制彩灯节奏
. clk_1(clk_1),//clk_1=1Hz
. clk_2(clk_2),//clk_2=2Hz
. clk(clk)//clk控制彩灯变化速率
);
//彩灯花型控制模块
LED_ctrl i_LED_ctrl(
. clk(clk),//clk控制彩灯变化速率
. LED(LED)//输出8路彩灯
);
endmodule

代码文件（付费下载）：