基于FPGA的100MHz高速模数转换电路设计VHDL代码Quartus仿真

名称：基于FPGA的100MHz高速模数转换电路设计VHDL代码Quartus仿真

软件：Quartus

语言：VHDL

代码功能：

100MHz高速模数转换电路设计。

单通道高速采集FPGA内控电路设计

ENCODE上升沿激活采样过程

单通道模式设置demuc=1，使用A通道，数据在ENCODE上升沿输出

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 设计原理

AD9054

参考论文：

https://www.doc88.com/p-4405166790301.html?r=1

2. 工程文件

3. 程序文件

4. 程序编译

5. Testbench

6. 仿真图

仿真设置

仿真图

部分代码展示:

LIBRARY ieee;--使用VHDL语言std_logic_1164库
   USE ieee.std_logic_1164.all;
--AD9054BST单通道高速采集FPGA内控电路设计
ENTITY AD9054 IS--实体
   PORT (
      clk      : IN STD_LOGIC;--时钟
      rst_n    : IN STD_LOGIC;--复位，低电平有效
      
      DS       : OUT STD_LOGIC;--AD9054的DS信号
      ENCODE   : OUT STD_LOGIC;--AD9054的ENCODE信号
  DEMUC    : OUT STD_LOGIC;--AD9054的DEMUC信号   
      DA       : IN STD_LOGIC_VECTOR(7 DOWNTO 0);--AD9054的端口A数据
      
      AD_data  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)--输出AD采样回的量化值
   );
END AD9054;
ARCHITECTURE behave OF AD9054 IS--结构体
   
   SIGNAL data : STD_LOGIC_VECTOR(7 DOWNTO 0);--定义例化值寄存器
BEGIN
   DS <= '0';--单通道模式下需要将DS置为低电平
   DEMUC<='1';--单通道模式下需要将将DEMUC置为高电平
   --ENCODE上升沿激活采样过程
   ENCODE <= NOT(clk);--输出ENCODE信

代码文件（付费下载）：