基于FPGA的调用IP核实现8192点FFT设计Verilog代码VIVADO仿真
名称:基于FPGA的调用IP核实现8192点FFT设计Verilog代码VIVADO仿真
软件:VIVADO
语言:Verilog
代码功能:调用IP核实现8192点FFT
FPGA代码Verilog/VHDL代码资源下载:www.hdlcode.com
演示视频:
设计文档:
1. 工程文件

2. 程序文件




3. 程序编译

4. Testbench

具体路径看txt文件存在哪个地方

5. 仿真图




部分代码展示:
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2020/04/17 23:17:51
// Design Name:
// Module Name: FFT_8192
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module FFT_8192(
input clk_in,
input [15:0] data_I,// 输入I,Q数据
input [15:0] data_Q,// 输入I,Q数据
input data_tvalid, // 数据有效指示信号
input data_tlast, // 最后一个数据信号
output [31:0] data_re,// 输出FFT后的值,实部
output [31:0] data_im,// 输出FFT后的值,虚部
output m_axis_data_tvalid // 输出数据有效指示信号
);
wire [63 : 0] m_axis_data_tdata;
assign data_re=m_axis_data_tdata[31:0];
assign data_im=m_axis_data_tdata[63:32];
xfft_8192 i_xfft_8192 (
.aclk(clk_in), // input wire aclk
.s_axis_config_tdata(8'd1), // input wire [7 : 0] s_axis_config_tdata
.s_axis_config_tvalid(1'd1), // input wire s_axis_config_tvalid
.s_axis_config_tready(), // output wire s_axis_config_tready
.s_axis_data_tdata({data_Q,data_I}), // 输入I,Q数据
.s_axis_data_tvalid(data_tvalid), // 数据有效指示信号
.s_axis_data_tready(), // output wire s_axis_data_tready
.s_axis_data_tlast(data_tlast), // 最后一个数据信号
.m_axis_data_tdata(m_axis_data_tdata), // 输出FFT后的值,包括实部虚部
.m_axis_data_tvalid(m_axis_data_tvalid), // 输出数据有效指示信号
.m_axis_data_tready(1'b1), // input wire m_axis_data_tready
.m_axis_data_tlast(), // output wire m_axis_data_tlast
.event_frame_started(), // output wire event_frame_started
.event_tlast_unexpected(), // output wire event_tlast_unexpected
.event_tlast_missing(), // output wire event_tlast_missing
.event_status_channel_halt(),代码文件(付费下载):
![]()
![]()
1、代码文件需要付费后才可见。
2、支付问题请联系微信公众号客服。
3、优质Verilog/VHDL代码资源,所见即所得。
Verilog/VHDL资源下载 » 基于FPGA的调用IP核实现8192点FFT设计Verilog代码VIVADO仿真
2、支付问题请联系微信公众号客服。
3、优质Verilog/VHDL代码资源,所见即所得。
Verilog/VHDL资源下载 » 基于FPGA的调用IP核实现8192点FFT设计Verilog代码VIVADO仿真