交通灯控制电路设计Verilog代码VIVADO仿真

名称：交通灯控制电路设计Verilog代码VIVADO仿真

软件：VIVADO

语言：Verilog

代码功能：

1.只要边道没车，主干道绿灯一直亮，边道有车，主干道绿灯最少保持25S。 

2. 边道有车通过时边道绿灯最长保持25S，边道没车时则切换到下一个状态。

3. 主干道绿灯亮和边道绿灯亮之间切换需过渡状态，时间4S，保持黄灯亮。

要求.doc

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

6. 仿真图

整体仿真图

定时电路单元TimerCircuit

分频模块 FreqDivide

顺序逻辑单元 SequentialLogic

状态译码器StateDecoder

部分代码展示:

//顶层模块
module TrafficLights(VSin, Clkin, MR, SR, MY, SY, MG, SG);
   input   VSin;
   input   Clkin;
   output  MR;
   output  SR;
   output  MY;
   output  SY;
   output  MG;
   output  SG;
   wire    Sig1;
   wire    Sig2;
   wire    Sig3;
   wire    Sig4;
   wire    Gray0;
   wire    Gray1;
  
   wire    LongTime;
   wire    ShortTime;
   wire    TLin;
   wire    TSin;
   wire    Clock;   
   assign MR = Sig3 | Sig4;
   assign SR = Sig2 | Sig1;
   assign MY = Sig2;
   assign SY = Sig4;
   assign MG = Sig1;
   assign SG = Sig3;

代码文件（付费下载）：