万年历设计年月日可调VHDL代码Quartus仿真

名称：万年历设计年月日可调VHDL代码Quartus仿真

软件：Quartus

语言：VHDL

代码功能：

万年历设计年月日可调Quartus9.0

1、使用VHDL设计电子万年历

2、年月日可以通过按键调整

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. 仿真图

部分代码展示:

LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   USE ieee.std_logic_unsigned.all;
--万年历
ENTITY calendar IS
   PORT (
      CLK        : IN STD_LOGIC;
      RST        : IN STD_LOGIC;
   ri_pluse    : IN STD_LOGIC;--日增加信号
      --年月日调整按键
      ri_inc_key    : IN STD_LOGIC;--天加
      ri_red_key    : IN STD_LOGIC;--天减
      yue_inc_key  : IN STD_LOGIC;--月加
      yue_red_key  : IN STD_LOGIC;--月减
      nian_inc_key   : IN STD_LOGIC;--年加
      nian_red_key   : IN STD_LOGIC;--年减
  
  nian_h     : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);--年高位
      nian_l     : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);--年低位
      yue      : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--月
      ri        : OUT STD_LOGIC_VECTOR(4 DOWNTO 0)--天
   );
END calendar;
ARCHITECTURE behave OF calendar IS
--信号定义
   SIGNAL yue_increase : STD_LOGIC := '0';
   SIGNAL yue_reduce : STD_LOGIC := '0';
   SIGNAL nian_increase  : STD_LOGIC := '0';
   SIGNAL nian_reduce  : STD_LOGIC := '0';
   SIGNAL yue_ri       : STD_LOGIC_VECTOR(4 DOWNTO 0):="00000";
   SIGNAL nian_high  : STD_LOGIC_VECTOR(7 DOWNTO 0):="00000000";
   SIGNAL nian_low  : STD_LOGIC_VECTOR(7 DOWNTO 0):="00000000";
   SIGNAL yue_num   : STD_LOGIC_VECTOR(3 DOWNTO 0):="0000";
   SIGNAL ri_num     : STD_LOGIC_VECTOR(4 DOWNTO 0):="00000";

代码文件（付费下载）：