开关报警电路设计Verilog代码VIVADO仿真

名称：开关报警电路设计Verilog代码VIVADO仿真

软件：VIVADO

语言：Verilog

代码功能：

开关报警电路

设计要求:某设备有3只开关A、B、C,只有在开关A接通的条件下,开关B才能导通;而

开关C,则只有在开关B接通的条件下才能接通,违反这一操作规程,则发出报警信号。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 仿真程序（testbench）

6. 仿真图

部分代码展示:

//开关报警电路
module key_alarm(
input A,//开关A,1表示导通，0表示断开
input B,//开关B,1表示导通，0表示断开
input C,//开关C,1表示导通，0表示断开
output reg Alarm//输出报警信号,1表示报警
);
always@(*)
if(B==1 && A==0)//B导通，A不导通
Alarm<=1;//报警

代码文件（付费下载）：