闹钟相关工程资源

    TAG专题
  • HDLCode整理闹钟相关Verilog、VHDL课程设计源码和仿真工程资源，覆盖Quartus、Vivado、ModelSim等常见环境，方便快速查找同类项目。
  • 含有闹钟的FPGA项目资源
电子时钟闹钟数码管显示 FPGA 设计
电子控制

电子时钟闹钟数码管显示 FPGA 设计

  • 25
  • 32
数字闹钟 FPGA 设计 VHDL Qu
电子控制

数字闹钟 FPGA 设计 VHDL Qu

  • 32
  • 32
数字时钟 FPGA 设计 VHDL Qu
电子控制

数字时钟 FPGA 设计 VHDL Qu

  • 56
  • 32
数字时钟闹钟 FPGA 设计 Veril
电子控制

数字时钟闹钟 FPGA 设计 Veril

  • 29
  • 32
多功能数字时钟 FPGA 设计 Veri
电子控制

多功能数字时钟 FPGA 设计 Veri

  • 43
  • 28
简易计时闹钟设计Verilog代码VIV
电子控制

简易计时闹钟设计Verilog代码VIV

  • 218
  • 28
基于FPGA的简易计时闹钟设计Veril
电子控制

基于FPGA的简易计时闹钟设计Veril

  • 197
  • 28
简易计时闹钟ISE
电子控制

简易计时闹钟ISE

  • 259
  • 15
共1页 8条

注册为本站会员，充值100得150，详情咨询客服

目前为止共有 *** 位优秀的会员加入！ 立刻加入会员