PulseSensor脉搏传感器测心率设计Verilog代码Quartus ep1c3开发板

名称：PulseSensor脉搏传感器测心率设计Verilog代码Quartus  ep1c3开发板

软件：Quartus

语言：Verilog

代码功能：

PulseSensor脉搏传感器测心率

1、使用PulseSensor脉搏传感器测心率

2、数码管显示脉搏值

3、当脉搏低于60或者高于100时报警

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在ep1c3开发板验证，ep1c3开发板如下，其他开发板可以修改管脚适配：

演示视频：

设计文档：

脉搏测试设计.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. 程序RTL图（原理结构图）

5. Testbench

6. 仿真图

6.1 整体仿真图

6.2 分频模块

6.3 定时模块

6.4 计数模块

6.5 比较模块

6.6 显示模块

部分代码展示:

module pulse_detection(
input clk_50M,//系统时钟50M
input reset_n,//复位
input pulse_signal,
output beep,//输出蜂鸣器报警
output  [3:0] weixuan,//位选
output  [7:0] duanxian//段选
);
wire clk_1Hz;
wire door_60s;
wire [7:0] pulse_data;
//分频到1Hz
div_1Hz i_div_1Hz(
. clk_50M(clk_50M),//系统时钟50M
. reset_n(reset_n),//复位
. clk_1Hz(clk_1Hz)//输出1Hz频率
);
//定时60s
time_60s i_time_60s(
. clk_1Hz(clk_1Hz),//1Hz时钟
. reset_n(reset_n),//复位
. door_60s(door_60s)//60s的使能信号
);
//计数模块
count_pulse i_count_pulse(
. pulse_signal(pulse_signal),//脉搏信号
. reset_n(reset_n),//复位
. door_60s(door_60s),//60s使能信号
. pulse_data(pulse_data)//输出脉搏计数结果
);
//比较模块
compare i_compare(
. clk_50M(clk_50M),//系统时钟50M
. reset_n(reset_n),//复位
. pulse_data(pulse_data),//脉搏计数值
. beep(beep)//输出蜂鸣器报警
);

代码文件（付费下载）：