电话计费系统设计Verilog代码Quartus仿真

名称：电话计费系统设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

电话计费系统

电话计费系统，用按键模拟接通或挂断，在LCD1602上显示通话时间以及消费金额，消费以一分钟为准 每通话时长达到1分钟就扣费。当余额不足是会提醒。然后我们想把它改成verilog语言 实现的功能不变

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

设计文档.doc

1. 工程文件

2. 程序文件

3. 程序编译

4. 管脚分配

部分代码展示:

module clk_gen(clk, clk_scan);
   input      clk;
   output     clk_scan;
   reg        clk_scan;
   
   reg [22:0] cnt;
   
   always @(posedge clk)
      
      begin
         if (cnt == 5999999)
            cnt <= 0;
         else
            cnt <= cnt + 1;
      end
   
   
   always @(posedge clk)
      
      begin
         if (cnt >= 5999999/2)
            clk_scan <= 1'b1;
         else
            clk_scan <= 1'b0;
      end
   
endmodule

代码文件（付费下载）：