出租车计价器 FPGA 设计 VHDL Quartus

名称：出租车计价器 FPGA 设计 VHDL Quartus

软件：Quartus

语言：VHDL

功能介绍

本工程实现的是出租车计价器 FPGA 设计，采用 VHDL 编写，并在 Quartus 环境下完成工程组织、编译和仿真相关流程。设计内容覆盖车轮脉冲产生、计费控制、BCD 转换和数码管显示等环节，能够体现出租车计价系统从行驶信号到费用显示的完整数字逻辑链路。 工程适合用于 FPGA/VHDL 课程设计、数字逻辑综合实验以及计价控制类项目参考。通过该设计可以学习多模块协同、同步时序控制、数值格式转换和显示驱动等常见 FPGA 开发内容，也可以作为后续扩展起步价、里程计费、等待计费或显示格式调整等功能的基础。 设计文档中包含工程文件、程序文件、程序编译、RTL 图和仿真图等内容说明，配合 Quartus 工程与演示视频，可以帮助使用者更快理解设计结构和运行效果。

运行环境

开发语言：VHDL 开发软件：Quartus 工程内容包含 Quartus 工程文件、VHDL 源码文件、波形仿真文件、编译报告和仿真报告，可在 Quartus 环境中打开工程、查看 RTL 结构并进行编译与仿真分析。

设计思路

本设计围绕出租车计价器的典型工作流程展开，将车轮脉冲、计费控制、数值转换和数码管显示拆分为相对独立的功能模块。车轮脉冲模块用于形成计价系统的距离或行驶触发信号，计费控制模块根据输入状态完成费用相关逻辑处理，显示模块负责把结果送到数码管端显示。 整体结构采用同步时序设计思路，通过时钟与复位信号统一控制各模块工作状态。计费数据在控制逻辑中完成累加、状态判断和输出更新，再经过二进制转 BCD 模块转换为适合数码管显示的十进制编码，使显示端能够直接呈现计费相关数值。 工程包含整体仿真、车轮脉冲模块仿真、计费控制模块仿真以及数码管显示模块相关说明，便于学习者分别观察各部分的输入输出关系。对于课程设计或 FPGA 入门实践，本工程的模块划分清晰，适合用于理解计价类数字系统的分层实现方法。

模块结构

工程主要模块包括： 1. b_to_bcd：二进制转 BCD 模块，将 16 位二进制数据转换为 16 位 BCD 数据，便于后级显示使用。 2. pluse_gen：车轮脉冲相关模块，用于产生或处理计价所需的脉冲信号。 3. control：计费控制模块，负责出租车计价器核心控制逻辑。 4. display：数码管显示模块，负责将计费结果通过显示端输出。 顶层相关工程以 taxi 命名组织，源文件包括 b_to_bcd.vhd、pluse_gen.vhd、control.vhd、display.vhd，并配有 Quartus 工程文件和仿真波形文件。

演示视频

配套演示视频展示了出租车计价器工程的运行效果，可用于直观查看计费显示、模块联动和整体功能表现。视频内容适合在下载前快速了解工程完成度，也便于后续调试时对照观察设计行为。

仿真图/仿真说明/设计文档图片

设计文档包含工程文件、程序文件、程序编译、RTL 图和仿真图说明，仿真内容包括整体仿真图、车轮脉冲模块、计费控制模块和数码管显示模块。相关文档图片可用于辅助理解模块结构、工程编译结果和仿真波形表现。

部分代码

以下展示顶层模块 b_to_bcd 的部分代码，完整源码请下载压缩包查看。

ENTITY b_to_bcd IS
   PORT (
      clk       : IN STD_LOGIC;
      rst_n     : IN STD_LOGIC;
      binary    : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
      state_en  : IN STD_LOGIC;
      BCD       : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
   );
END b_to_bcd;

代码文件（付费下载）