出租车计费器 FPGA 设计 VHDL Quartus

名称:出租车计费器 FPGA 设计 VHDL Quartus

软件:Quartus

语言:VHDL

功能介绍

本工程实现出租车计费器 FPGA 设计,使用 VHDL 编写,可在 Quartus 环境中打开、编译和仿真。设计面向出租车计费控制应用,包含车轮脉冲、计费控制、数码管显示以及二进制转 BCD 等功能环节。 系统通过车轮脉冲相关模块模拟或处理行驶脉冲,再由计费控制模块完成费用计算和状态控制,最终将计费数据转换为适合数码管显示的 BCD 数据,并通过扫描显示模块输出显示结果。 工程适合作为 FPGA/VHDL 课程设计、出租车计费器实验、Quartus 工程学习和模块化数字系统设计参考。设计文档中包含工程文件、程序文件、编译结果、RTL 图以及整体仿真、车轮脉冲模块、计费控制模块和数码管显示模块相关内容。

运行环境

开发语言:VHDL 开发软件:Quartus 工程类型:FPGA 数字逻辑设计工程 主要文件:b_to_bcd.vhd、pluse_gen.vhd、control.vhd、display.vhd、Scan_Disp.vhd 仿真相关:taxi.vwf、display.vwf、taxi.sim.rpt

设计思路

本设计围绕出租车计费场景展开,将车轮脉冲、计费控制、数值转换和数码管显示分成相对独立的功能模块。车轮脉冲模块用于产生或处理行驶脉冲信号,计费控制模块根据系统状态完成费用相关逻辑,显示部分负责把内部计费结果以数码管形式输出。 系统内部采用 VHDL 描述,适合在 Quartus 中完成编译、RTL 查看和功能仿真。整体结构清晰,便于学习出租车计费器中常见的状态控制、计数累加、BCD 转换和动态显示方法。 其中 b_to_bcd 模块用于将 16 位二进制数据转换为 BCD 形式,方便后续送入显示模块。control 模块承担主要计费控制逻辑,pluse_gen 负责车轮脉冲相关功能,display 与 Scan_Disp 共同完成数码管显示组织。

模块结构

主要模块包括: 1. b_to_bcd:二进制转 BCD 模块,将 16 位 binary 数据转换为 16 位 BCD 输出。 2. pluse_gen:车轮脉冲相关模块,用于出租车行驶脉冲信号处理。 3. control:计费控制模块,负责系统核心控制与计费逻辑。 4. display:显示处理模块,用于组织显示数据。 5. Scan_Disp:数码管扫描显示模块,用于完成动态数码管显示输出。 顶层相关工程在 Quartus 中组织,配合 VHDL 源码、波形文件和编译报告,可用于查看综合结构与仿真结果。

演示视频

演示视频展示了出租车计费系统的运行效果,可用于对照工程功能、观察计费控制与数码管显示的整体表现。

仿真图/仿真说明/设计文档图片

设计文档中整理了工程文件、程序文件、程序编译结果、RTL 图和仿真图内容。仿真说明覆盖整体仿真图、车轮脉冲模块、计费控制模块和数码管显示模块,便于结合源码理解各模块在出租车计费系统中的作用。

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image1.png

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image2.png

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image3.png

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image4.png

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image5.png

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image6.png

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image7.png

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image8.png

出租车计费器 FPGA 设计 VHDL Quartus 设计文档图片 image9.png

部分代码

以下展示顶层模块 b_to_bcd 的部分代码,完整源码请下载压缩包查看。

ENTITY b_to_bcd IS
   PORT (
      clk       : IN STD_LOGIC;
      rst_n     : IN STD_LOGIC;
      binary    : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
      state_en  : IN STD_LOGIC;
      BCD       : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
   );
END b_to_bcd;

代码文件(付费下载)

📥 付费后此处显示完整工程压缩包下载链接。
1、代码文件需要付费后才可见。
2、支付问题请联系微信公众号客服。
3、优质Verilog/VHDL代码资源,所见即所得。
Verilog/VHDL资源下载 » 出租车计费器 FPGA 设计 VHDL Quartus

注册为本站会员,充值100得150,详情咨询客服

目前为止共有 *** 位优秀的会员加入! 立刻加入会员