SD卡音乐播放控制器 Verilog Quartus

名称：SD卡音乐播放控制器 Verilog Quartus

软件：Quartus

语言：Verilog

开发板/平台：Cyclone IV FPGA开发板

功能介绍

本项目实现基于 FPGA 的 SD 卡音乐播放控制系统，通过 MY1690-12P 语音 MP3 模块完成音乐控制，并提供无蓝牙与 AC620 蓝牙两个工程版本。设计以 Verilog 编写，使用 Quartus 工程组织，适合学习 FPGA 外设控制、串口命令发送和按键控制的实现方式。 无蓝牙版本包含按键事件处理、控制逻辑、命令 FIFO 与命令发送模块；蓝牙版本在此基础上加入 AC620 蓝牙控制模块。工程还包含 UART 相关模块、仿真 testbench 与 Quartus 项目文件，便于查看模块连接关系并继续进行编译和功能调整。

运行环境

硬件描述语言：Verilog 开发软件：Quartus 目标平台：Cyclone IV FPGA 开发板 工程包含无蓝牙与 AC620 蓝牙版本。

设计思路

设计围绕 FPGA 与 MY1690-12P 语音 MP3 模块之间的串口通信展开，将按键操作转换为播放控制命令，并通过命令发送逻辑驱动模块。按键预处理模块负责整理按键事件，按键控制器根据事件生成相应控制请求，命令 FIFO 用于缓存待发送数据，命令发送器则按串口时序输出命令。 工程提供不带蓝牙和搭配 AC620 蓝牙模块的实现版本。分层结构将按键处理、命令排队、串口发送及蓝牙控制功能拆分，便于理解控制链路，也便于在现有设计上调整按键操作或扩展控制逻辑。

模块结构

工程主要由按键预处理模块、MY1690 按键控制器、命令 FIFO、命令发送器和顶层控制模块构成。蓝牙版本额外包含 my1690_bt_controller，用于整合 AC620 蓝牙控制相关逻辑；无蓝牙版本则提供对应的独立顶层工程。UART 接收与发送模块用于串口数据交互，alarm_ctrl 与 mp3_test 为独立的演示工程模块。

开发板验证

工程提供 Cyclone IV FPGA 开发板的管脚分配文件，可用于对应板卡的硬件连接与验证。设计包含 MY1690-12P 语音 MP3 模块控制，并提供无蓝牙与 AC620 蓝牙版本。

演示视频

演示视频展示 SD 卡音乐播放控制系统的实际运行效果。

仿真图/仿真说明/设计文档图片

设计文档包含工程文件、程序编译、RTL 图、管脚分配、testbench、仿真图，以及按键预处理、按键控制器、命令 FIFO 和命令发送器的模块资料。

部分代码

以下展示顶层模块 mp3_test 的部分代码，完整源码请下载压缩包查看。

module mp3_test(
	input	pc_uart_rxd,
	output	pc_uart_txd,
	
	input	md_uart_rxd,
	output	md_uart_txd
	);

	assign	md_uart_txd=pc_uart_rxd;
	assign	pc_uart_txd=md_uart_rxd;

endmodule

代码文件（付费下载）