基于FPGA的波特率可调的串口通信模块设计Verilog代码ISE开发板

名称：基于FPGA的波特率可调的串口通信模块设计Verilog代码ISE开发板

软件：ISE

语言：Verilog

代码功能：

编写波特率可设置的串口通信控制程序,使得发送端(PC端安装串口调试

工具,如图3所示)发送0-15内的整数时,接收端(实验板)的4个LED灯能

按照发送端数据的二进制形式点亮

波特率可调的串口通信模块设计.pdf

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在开发板验证，开发板如下，其他开发板可以修改管脚适配：

开发板.pdf

演示视频：

设计文档：

串口接收设计.doc

1.工程文件

2.程序文件

3.程序运行

4.程序仿真

Testbench

仿真图

安给定数据仿真如下成功接收到00000011

部分代码展示:

module baudrate_set(
input  clk,//50M
output reg clkbaud8x//clkbaud8x为8倍波特率
);
//波特率设置模块，以下为9600波特率的设置值。50M除以波特率的8倍
parameter div_cnt = 650;//50000000 / (9600 * 8);
reg [31:0] count = 0;
always @(posedge clk) begin
if (count == div_cnt)
count <= 0;
else
count <= count + 32'b1;
end
always @(posedge clk)
if(count==32'd0)
clkbaud8x<=1;
else
clkbaud8x<=0;
endmodule

代码文件（付费下载）：