TAG列表

  • 含有Testbench的列表
数字时钟 FPGA 设计 Verilog
电子控制

数字时钟 FPGA 设计 Verilog

  • 21
  • 32
电子时钟闹钟数码管显示 FPGA 设计
电子控制

电子时钟闹钟数码管显示 FPGA 设计

  • 21
  • 32
出租车计费器 FPGA 设计 Veril
电子控制

出租车计费器 FPGA 设计 Veril

  • 38
  • 28
随机骰子数码管显示 FPGA 设计 Ve
电子控制

随机骰子数码管显示 FPGA 设计 Ve

  • 37
  • 28
10位加法器 FPGA 设计 Veril
电子控制

10位加法器 FPGA 设计 Veril

  • 39
  • 28
秒表计时数码管显示 FPGA 设计 Ve
电子控制

秒表计时数码管显示 FPGA 设计 Ve

  • 35
  • 28
组合密码锁 FPGA 设计 VHDL V
电子控制

组合密码锁 FPGA 设计 VHDL V

  • 37
  • 28
16位多级先行进位加法器 FPGA 设计
电子控制

16位多级先行进位加法器 FPGA 设计

  • 43
  • 28
交通灯控制 FPGA 设计 Verilo
电子控制

交通灯控制 FPGA 设计 Verilo

  • 40
  • 32
32位局部先行进位加法器 Verilog
电子控制

32位局部先行进位加法器 Verilog

  • 57
  • 28
多位计数器 FPGA 设计 VHDL V
电子控制

多位计数器 FPGA 设计 VHDL V

  • 39
  • 28
1位与4位全加器 FPGA 设计 Ver
电子控制

1位与4位全加器 FPGA 设计 Ver

  • 48
  • 28
AD7612 ADC 采集驱动 FPGA
电子控制

AD7612 ADC 采集驱动 FPGA

  • 66
  • 32
256位加法器 FPGA 设计 Veri
电子控制

256位加法器 FPGA 设计 Veri

  • 56
  • 28
2位加法器 FPGA 设计 Verilo
电子控制

2位加法器 FPGA 设计 Verilo

  • 46
  • 28
AM 调制信号发生 FPGA 设计 Ve
电子控制

AM 调制信号发生 FPGA 设计 Ve

  • 37
  • 28
多功能数字时钟 FPGA 设计 Veri
电子控制

多功能数字时钟 FPGA 设计 Veri

  • 41
  • 28
寄存器组 register_bank F
电子控制

寄存器组 register_bank F

  • 29
  • 28
交通信号灯控制系统 Verilog Vi
电子控制

交通信号灯控制系统 Verilog Vi

  • 36
  • 28
交通灯控制系统仿真 FPGA 设计 Ve
电子控制

交通灯控制系统仿真 FPGA 设计 Ve

  • 45
  • 28
首页 上一页 12 下一页 末页

注册为本站会员，充值100得150，详情咨询客服

目前为止共有 *** 位优秀的会员加入！ 立刻加入会员