VIVADO相关工程资源

    TAG专题
  • HDLCode整理VIVADO相关Verilog、VHDL课程设计源码和仿真工程资源，覆盖Quartus、Vivado、ModelSim等常见环境，方便快速查找同类项目。
  • 含有VIVADO的FPGA项目资源
日历数字时钟多功能设计 Verilog
电子控制

日历数字时钟多功能设计 Verilog

  • 6
  • 32
VGA 弹球游戏设计 Verilog V
电子控制

VGA 弹球游戏设计 Verilog V

  • 3
  • 32
万年历数字时钟设计 Verilog Vi
电子控制

万年历数字时钟设计 Verilog Vi

  • 9
  • 32
UART串口收发 Verilog Viv
电子控制

UART串口收发 Verilog Viv

  • 8
  • 28
16位有符号时序乘法器设计 Verilo
电子控制

16位有符号时序乘法器设计 Verilo

  • 14
  • 28
74HC161 四位同步计数器 Veri
电子控制

74HC161 四位同步计数器 Veri

  • 10
  • 28
交通灯定时器与全加器设计 Verilog
电子控制

交通灯定时器与全加器设计 Verilog

  • 10
  • 32
AD7303 DAC SPI 控制 Ve
电子控制

AD7303 DAC SPI 控制 Ve

  • 11
  • 32
74系列数字逻辑器件与序列检测设计 Ve
电子控制

74系列数字逻辑器件与序列检测设计 Ve

  • 10
  • 28
XADC 数字电压表 OLED 显示与自
电子控制

XADC 数字电压表 OLED 显示与自

  • 15
  • 32
图像最近邻缩放与固定模式旋转 FPGA
电子控制

图像最近邻缩放与固定模式旋转 FPGA

  • 15
  • 28
CPU 指令执行系统 FPGA 设计 V
电子控制

CPU 指令执行系统 FPGA 设计 V

  • 104
  • 32
10位加法器 FPGA 设计 Veril
电子控制

10位加法器 FPGA 设计 Veril

  • 97
  • 28
秒表计时数码管显示 FPGA 设计 Ve
电子控制

秒表计时数码管显示 FPGA 设计 Ve

  • 60
  • 28
组合密码锁 FPGA 设计 VHDL V
电子控制

组合密码锁 FPGA 设计 VHDL V

  • 99
  • 28
乒乓球游戏机 FPGA 设计 Veril
电子控制

乒乓球游戏机 FPGA 设计 Veril

  • 111
  • 32
16位多级先行进位加法器 FPGA 设计
电子控制

16位多级先行进位加法器 FPGA 设计

  • 83
  • 28
交通灯控制 FPGA 设计 Verilo
电子控制

交通灯控制 FPGA 设计 Verilo

  • 122
  • 32
32位局部先行进位加法器 Verilog
电子控制

32位局部先行进位加法器 Verilog

  • 140
  • 28
多位计数器 FPGA 设计 VHDL V
电子控制

多位计数器 FPGA 设计 VHDL V

  • 68
  • 28
首页 上一页 1234 下一页 末页

注册为本站会员，充值100得150，详情咨询客服

目前为止共有 *** 位优秀的会员加入！ 立刻加入会员